Sin lugar a dudas, aunque en la teoría el acuerdo entre las siete empresas ha sido fácil de llevar a cabo, se trata de un proyecto realmente ambicioso debido a la dificultad que supone realizar una interfaz de caché coherente entre dos o cuatro chips homogéneos como en las CPUs. Permitir a los dispositivos comunicarse y compartir datos a través de diferentes implementaciones de CPUs, FPGAs, GPUs y chips para redes será realmente todo un desafío a superar.
De todos modos, a pesar de lo complejo que pueda resultar, los beneficios que las compañías implicadas obtendrían pueden ser absolutamente desorbitados. Si estas empresas logran sacar adelante este proyecto, se proporcionará computación plug-and-play y aceleración de redes para el procesador elegido, además de proveer un mejor rendimiento que el ofrecido actualmente por el máximo de ancho de banda de PCIe. Esta nueva barrera de velocidad traerá una especificación acorde para la Cache Coherent Interconnect for Accelerators (CCIX).
Saludos.
No hay comentarios :
Publicar un comentario
Por favor, escribe adecuadamente y se respetuoso. Gracias.