El die de AMD Ryzen es un 10% más pequeño respecto a los Intel Skylake

En la Conferencia Internacional de Circuitos de Estado Sólido (ISSCC, por sus siglas en inglés), AMD presentó un documento en el que demostró cómo su próximo núcleo x86 Zen encaja en un área de die un 10 por ciento menor que respecto al procesador de 14nm de segunda generación de Intel, núcleo que dará vida a una gran familia de procesadores AMD Ryzen y APUs.

Según los informes, los analistas y los ingenieros de Intel que asistieron a la conferencia dijeron que el núcleo Zen es claramente competitivo, aunque muchas de las variables aún desconocidas determinarán si la ventaja del die se traduce únicamente en menores costes para AMD. Dicho esto, una cosa está clara: el chip tendrá un buen rendimiento además de ser más pequeño, si AMD quiere capitalizar unos márgenes de beneficio potencialmente más altos un die más pequeño podría dárselo.

Una de las maneras en que AMD mejoró su núcleo ZEN en comparación con sus productos anteriores ha estado en la capacidad de conmutación para sus nuevos chips, con una mejora global del 15%. Además, AMD aparentemente se ha trasladado a un diseño de condensador de metal-aislador-metal, logrando voltajes de funcionamiento más bajos, así como un control de voltaje más preciso y un mejor control de la frecuencia de núcleo, para convertirse en parte de su conjunto de tecnología SenseMI.

vía: TechPowerUp 



Saludos.

¿Qué es un Die?

Breve y clara explicación de lo que es un Die de un circuito integrado.



Saludos.

Primera imagen del Die de AMD “Summit Ridge” (AMD Zen)

En la Annual Shareholders Meeting 2016, AMD mostró una imagen de sus obleas a que darán vida a sus procesadores Summit Ridge a un proceso de fabricación de 14 nanómetros fabricados por Samsung y GlobalFoundries. Summit Ridge se trata de la plataforma de alto rendimiento (HEDT) de AMD para el socket AM4 que se espera que sea lanzada en el cuarto trimestre del vigente año, y que los primeros chips hagan uso de 8 núcleos bajo la arquitectura AMD Zen. Cada núcleo estará respaldado por 512 KB de memoria caché de nivel 2 (L2) mientras que 16 MB de caché L3 se dividirá entre dos bloques de cuatro núcleos cada uno.

El procesador incorporará una controladora de memoria DDR4 en Dual-Channel, y junto al estreno de la memoria DDR4, también se usará una nueva tecnología de comunicaciones bidireccional (interconexión) entre sockets para reemplazar al ya viejo AMD HyperTransport, nueva tecnología que por ahora se rumorea que se llamará GMI (Global Memory Interconnect), que permitirá una conexión con un bus de hasta 100 GB/s (4x veces superior a la versión HyperTransport 3.1 lanzada en 2008).

Saludos.